La JEDEC es la organización que crea los estándares de memoria usados en el mundo, pero está integrada por los propios fabricantes de chips de memoria y las principales empresas que los usan. El desarrollo de la cuarta versión de la memoria de alto ancho de banda (HBM4) va bien, pero los fabricantes se han encontrado con limitaciones a la hora de reducir el espacio entre los chips de memoria. Eso ha hecho que la JEDEC —es decir, ellos mismos— haya optado por relajar el criterio de grosor de los chips.
Eso permitirá a los fabricantes la creación de chips de HBM4 con las herramientas actuales de enlazado entre capas. Se espera que los chips incluyan doce o dieciséis capas de memoria HBM4 para un total de 64 GB por encapsulado. El estándar está todavía en desarrollo, pero SK Hynix, Samsung y Micron están probando las limitaciones técnicas de su producción, por lo que puede haber más cambios. De momento, tendrán un bus de 2048 bits por chip frente a los 1024 bits de la HBM actual, con una frecuencia de al menos 6 GHz, con vistas de llegar en algún momento a los 10 GHz.
Actualmente el grosor de los chips es de 775 µm, pero están preparándose para cambiar a un sistema híbrido de enlazamiento que permitirá 720 µm, pero aún no está listo y tardará un poco en estarlo. De reducir ahora el grosor de los chips se tendría que haber reducido la capacidad máxima de los chips al no poder cumplir con lo indicado en el estándar HBM4 que está en desarrollo.
Vía: TechPowerUp.
