Aunque los precios de la NAND 3D se hayan desplomado las compañías siguen desarrollando sus tecnologías para cuando lleguen tiempos mejores. Kioxia y Western Digital, que comparten producción de chips, están preparando memoria NAND 3D de más de 300 capas, lo que dará un buen empujón de capacidad a las unidades de estado sólido (SSD) del próximo año. Deberían ser cada vez más comunes las de 4 TB al sector consumo, probablemente con chips en una sola cara, y deberían llegar más modelos de 8 TB.
Kioxia va a dar una charla en el Simposio de Circuitos y Tecnología VLSI que se celebrará en junio en Japón, para la cual han presentado varios documentos detallando cómo van a evolucionar en este terreno de la capacidad. Con respecto a los chips de NAND 3D de más de 300 capas, se centra en la manera física de crear las vías a través de silicio necesarias para conectarlas todas sin introducir problemas en la lectura.
Usa un nuevo proceso de eliminación de níquel del silicio para retirar impurezas, reduciendo al menos un 40 % el ruido en lectura, mientras que la conductancia se multiplica por diez sin sacrificar la fiabilidad de las celdas de memoria. La adición de más celdas en un chip puede llevar a más interferencia entre ellas, ya que almacenan voltajes, y este proceso busca eliminar ese ruido.
La compañía también explora la creación de chips de NAND 3D utilizando ocho planos, que es una estructura que concentra varios bloques de memoria y que son la limitación habitual a la velocidad de las SSD. Actualmente los chips tienen dos o cuatro planos, siendo el punto de acceso a un grupo de celdas que almacenan la información concreta. Si se tienen más planos en un chip se puede acceder de manera simultánea a más información aumentando por tanto la velocidad de transferencia.
El documento de Kioxia para el simposio habla de un chip de 1 Tb (128 GB) de NAND 3D de tipo TLC y ocho planos con más de 210 capas que permite una velocidad de 3.2 GT/s, que podría ser el chip introducido hace un par de meses. Da 17 Gb/mm2, pero con un ancho de banda de programación de 205 MB/s y con una latencia menor de lectura de 40 μs.
Vía: Tom's Hardware.
