TSMC está tiene en marcha la producción en masa con su proceso de 3 nm (N3), aunque de momento no ha llegado ningún producto que haga uso de estos chips al sector consumo. El siguiente proceso en el plan de TSMC es el de 3 nm mejorado (N3E). La compañía Alphawave ha indicado que su chip en desarrollo para este proceso ha sido grabado en fotolitos. Esto indica que el diseño del chip para este proceso está completo y que está listo para iniciar la producción de prueba.
El chip de la compañía es el ZeusCORE100, un serializador-deserializador de información en código de línea NRZ y PAM4. Dicho de otra forma, coge un flujo de datos serie y lo convierte en paralelo, por lo que también se le puede llamar paralelizador. Es compatible con diversos estándares, como Ethernet 800G, OIF 112G-CEI, PCIe 6.0 y CXL 3.0.
El proceso N3E es exactamente eso, una mejora frente al N3 pero no mucho mejor. Frente al proceso N5, el N3E ofrece un 18 % más de frecuencia a mismo consumo, un 34 % menos de consumo a misma frecuencia, y una densidad lógica un 70 % mayor. Por comparación, el N3 frente al N5 ofrece un 10-15 % más de frecuencias, o un 25-30 % menos de consumo con una densidad lógica un 60 % mayor.
Los primeros chips fabricados con el proceso N3E llegarán en 2023, seguidos de otros tres procesos derivados del N3 como son los N3P, N3S y N3X que estarán disponibles en 2024.
Vía: Tom's Hardware.
